TUGAS PRAKTIKUM

SISTEM DIGITAL

FLIP -FLOP




Gilang Atmojo

123090132

PLUG 6

Asisten : Jefri Senoaji

TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL “VETERAN” YOGYAKARTA

2011


TUGAS
 

1.Master-Slave Flip Flop

Penampilan Master slave J-K flip-flop adalah penampilan yang mempunyai titik kulminasi dari segi perancangan. J-K flip-flop dapat digunakan untuk segala macam perancangan, karena Master slave J-K flipflop adalah flip-flop yang paling versatile dari semua jenis flip-flop yang ada. Rangkaian master-slave J-K flip-fllop :

Rangkaian Master Slave J-K Flip-flop Yang Dibangun Dengan Gerbang NAND

Dan tabel kebenarannya dapat dilihat pada Tabel 16. Rangkaian J-K flip-flop pada dasarnya terdiri dari dua buah rangkaian S-R flip-flop, SR flipflop pertama sebagai masternya, dan SR flip-flop kedua sebagai slavenya. Antara klok master dan klok slave dipasang sebuah inverter . Bila klok dalam logik 1 maka flip-flop master merespon setiap masukan S dan R, pada saat yang sama klok slave berlogik 0 dengan demikian bagian slave tidak merespon gejala yang ada pada masukan slave atau keluaran master.

Setelah ada perubahan klok dari 1 ke 0, bagian master dalam keadaan memori, tidak merespon masukan S-R, pada saat yang sama klok bagian slave terbuka (berlogik 1), bagian slave dalam kondisi peka terhadap masukan yang merupakan keluaran dari masternya. Dengan demikian terjadi kondisi keluaran master ditransfer ke bagian keluaran slave.

Operasi dari rangkaian master slave terdiri dari dua tahap operasi dalam satu pulsa klok, tahap pulsa sisi naik, master merespon data masukan J-K, dan tahap pulsa sisi turun, slave merespon data keluaran master, menjadi data keluaran slave. Dengan kata lain master slave merespon data masukan yang ada pada J-K setelah terjadi satu pulsa klok. (lihat simbol satu pulsa yang ada pada kolom Clk pada Tabel 16.) Master Slave JK flip-flop yang dibentuk oleh dua buah SR flip-flop dapat dilihat sebagai berikut :

Bentuk gelombang keluaran Q untuk masukan J dan K yang telah ditentukan, terjadi setelah satu pulsa klok, yaitu keadaan sisi turun dari klok seperti yang ditunjukkan oleh tanda panah dalam :

 
IC JK flip-flop yang terdapat dipasaran. IC JK flip-flop keluarga TTL dan CMOS yang terdapat dipasaran adalah 7476 master-slave JK flip-flop yang mempunyai tabel kebenaran sebagai berikut :

Tabel kebenaran menunjukkan bahwa J-K flip-flop memiliki 2 mode tak serempak sepanjang Pre dan Clr saling komplemen satu dengan yang lain, pada mode ini perubahan masukkan J, K, dan Clk menjadi tidak berpengaruh. Keluaran Q selalu mengikuti masukan Clk.

Pengesetan Pre dan Clr pada logik 1 pada saat yang sama, terjadi perpindahan kendali pada masukan J, K dan Clk. Apabila masukan J dan K saling komplemen satu dengan yang lain, keluaran Q selalu mengikuti masukan J, setelah terjadi satu pulsa klok. Keluaran Q dalam keadaan mode memori bila Pre=Clr=1 dan J=K=0, setelah terjadinya satu pulsa Clk keluaran Q akan sesuai dengan keluaran Q yang terakhir dari pulsa Clk sebelumnya.

Keluaran Q akan ber operasi pada mode Toggle sepanjang Pre=Clr=J=K=1. Sisi turun dari setiap pulsa klok akan mengubah keadaan keluaran Q. Bagian master dari JK flip-flop membaca masukan J, dan K pada sisi naik dari pulsa klok . Data yang ada pada master mengarahkan keluaran Q pada sisi turun dari pulsa klok. Pre=Clr=0 adalah kondisi mode operasi invalid yang harus dihindari.

Simbol IC 7473 sama dengan IC 7476, kecuali dalam IC 7473 tidak terdapat masukan Pre (Preset). IC 74109 adalah bukan master slave JK flipflop; keluaran Q hanya merespon sisi naik dari pulsa, disamping masukan K adalah inversi.

· 7476 J-K flip-flop dual dengan Clr tak sinkron, dan keluaran Q dan Q’ (TTL)
· 7473 J-K flip-flop dual dengan Clr tak sinkron, dan keluaran Q dan Q’ (TTL)
· 74109 J-K’ flip-flop dual, Pre dan Clr tak sinkron, dan keluaran Q dan Q’ (TTL)
· 7470 J-K flip-flop tergerbang AND dengan picu sisi naik, Pre dan Clr tak sinkron, dan keluaran Q dan Q’ (TTL)
· 7472 J-K flip-flop tergerbang AND dengan Pre dan Clr tak sinkron, dan keluaran Q dan Q’ (TTL)
· 4027 Master slave J-K flip-flop dengan picu sisi naik, Pre dan Clr tak sinkron dan keluaran Q dan Q’ (CMOS)

 2. IC dan Rangkaian Master-Slave JK Flip-Flip

 

     – IC yang digunkan adalah 7476

   

    – Skema Pengkabelan / rangkaian ic

TUGAS PRAKTIKUM

SISTEM DIGITAL

ARTIKEL 

GERBANG KOMBINASIONAL

Disusun oleh :

Gilang Atmojo

123090132

Plug_6

Asisten :

Jefri Senoaji

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL “VETERAN” YOGYAKARTA

2011

BAB I

TUGAS GERBANG PEMBANGUN UNIVERSAL

1.1  Skema Rangkaian Gerbang Logika A

1.2  Tabel Kebenaran

1.3  Skema Pengkabelan A

  

1.4  Skema Rangkaian Gerbang Lagika B

1.5  Tabel Kebenaran

 1.6  Skema Pengkabelan B

BAB II

ARTIKEL GERBANG KOMBINASIONAL

“Semua rangkaian logika dapat digolongkan atas dua jenis, yaitu rangkaian kombinasi (combinational circuit) dan rangkaian berurut (sequential circuit). Perbedaan kedua jenis rangkaian ini terletak pada sifat keluarannya. Keluaran suatu rangkaian kombinasi setiap saat hanya ditentukan oleh masukan yang diberikan saat itu. Keluaran rangkaian berurut pada setiap saat, selain ditentukan oleh masukannya saat itu, juga ditentukan oleh keadaan keluaran saat sebelumnya, jadi juga oleh masukan sebelumnya. Jadi, rangkaian berurut tetap mengingat keluaran sebelumnya dan dikatakan bahwa rangkaian ini mempunyai ingatan (memory). Kemampuan mengingat pada rangkaian berurut ini diperoleh dengan memberikan tundaan waktu pada lintasan balik (umpan balik) dari keluaran ke masukan. Secara diagram blok, kedua jenis rangkaian logika ini dapat digambarkan seperti pada Gambar 1.” (Albert Paul Malvino, Ph.D.)

Gambar 3. Model Umum Rangkaian Logika

(a) Rangkaian Kombinasi
(b) Rangkaian Berurut

“Rangkaian kombinasi mempunyai komponen-komponen masukan, rangkaian logika, dan keluaran, tanpa umpan balik. Persoalan yang dihadapi dalam perancangan (design) suatu rangkaian kombinasi adalah memperoleh fungsi Boole beserta diagram rangkaiannya dalam bentuk susunan gerbang-gerbang. Seperti telah diterangkan sebelumnya, fungsi Boole merupakan hubungan aljabar antara masukan dan keluaran yang diinginkan. Langkah pertama dalam merancang setiap rangkaian logika adalah menentukan apa yang hendak direalisasikan oleh rangkaian itu yang biasanya dalam bentuk uraian kata-kata (verbal). Berdasarkan uraian kebutuhan ini ditetapkan jumlah masukan yang dibutuhkan serta jumlah keluaran yang akan dihasilkan. Masing-masing masukan dan keluaran diberi nama simbolis. Dengan membuat tabel kebenaran yang menyatakan hubungan masukan dan keluaran yang diinginkan, maka keluaran sebagai fungsi masukan dapat dirumuskan dan disederhanakan dengan cara-cara yang telah diuraikan dalam bab-bab sebelumnya.

                Berdasarkan persamaan yang diperoleh ini, yang merupakan fungsi Boole dari pada rangkaian yang dicari, dapat digambarkan diagram rangkaian logikanya Ada kalanya fungsi Boole yang sudah disederhanakan tersebut masih harus diubah untuk memenuhi kendala yang ada seperti jumlah gerbang dan jenisnya yang tersedia, jumlah masukan setiap gerbang, waktu perambatan melalui keseluruhan gerbang (tundaan waktu), interkoneksi antar bagian-bagian rangkaian, dan kemampuan setiap gerbanguntuk mencatu (drive) gerbang berikutnya. Harga rangkaian logika umumnya dihitung menurut cacah gerbang dan cacah masukan keseluruhannya. Ini berkaitan dengan cacah gerbang yang dikemas dalam setiap kemasan.

Gerbang kombinasional merupakan pengkombinasian dari gerbang-gerbang dasar sehingga didapatkan suatu keluaran yang diinginkan. 

Dalam gerbang kombinasional ini kita menggunakan berbagai macam IC, yaitu :
IC 7408. IC 7432, IC 7404, IC 7400.

kombinasi gerbang AND dan OR 4 inputan

Gambar logika percobaan

Gambar skema pengkabelan

 Tabel  kebenaran :

  

kombinasi gerbang AND dan OR 2 inputan 
             Gambar logika percobaan : 

     Gambar skema pengkabelan : 

   

Tabel kebenaran : 

kombinasi gerbang AND, OR, NOT, dan NAND 
 Gambar logika percobaan : 

Gambar skema pengkabelan :

       Tabel kebenaran :